Search
Chip Design Constraint Checker
Tool Name (abbreviation):
SDC-Checker
Chip Design Constraint Checker
Das Tool überprüft Constraints bei der Übergabe von der Synthese zum Layout beim digitalen IC Design. Der Nutzen für den Entwickler liegt darin, dass fehlerhafte Constraints früher erkannt werden und dadurch Redesignzyklen und Designzeit gespart wird. Nähere Informationen entnehmen sie bitte dem Datenblatt.
| Systemanforderungen | Sun Workstation oder Linux PC |
|---|---|
| Konditionen | im Einzelfall vereinbar |
| Support | Dienstleistung, Support und Dokumentation vorhanden. |
| Anbieter | Siemens AG, München |
Kontakt
Vertrieblich: Holger Wilken, Siemens AG, I&S IT PS CS Mch, Tel. +49 89 636 55697, holger [dot] wilken
siemens [dot] com
Technisch: Peter Kaiser, Siemens AG, I&S IT PS CS Mch, Tel. +49 89 636 47889, pk [dot] kaisersiemens [dot] com
- Login to post comments
